balanceiam unicamente as demandas de comunicação memória-dispositivos de E/S.

são projetados para permitir que processador, memória e dispositivos de E/S possam coexistir em um único barramento.

são sempre construídos no backplane da máquina.

dispensam a necessidade de padronização.

dispensam lógica adicional para interface barramento de backplane-dispositivo.