Dadas as características das instruções das máquinas CISC, o pipeline fica favorecido nessa arquitetura.

Arquiteturas RISC normalmente realizam poucas operações de registrador para registrador, aumentando o acesso à memória cache.

Programas para arquiteturas CISC sempre possuem tamanho menor que programas para arquiteturas RISC, devido à relação um para um de instruções de máquina e instruções de compilador.

Arquiteturas RISC tendem a enfatizar referências aos registradores no lugar de referências à memória.

Arquiteturas CISC usam um número muito grande de instruções simples em detrimento de instruções complexas.