Considerando as etapas básicas do processo de fabricação CMOS (Complementary ...

Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS ch...

Q781713 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FUNRIO

Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS chama-se:

a) Formação da porta de silício policristalino.
b) Metalização.
c) Difusão n+.
d) Abertura das janelas de contato.
e) LOCOS (oxidação local).

Analisando...

Questões sobre Eletrônica analógica e digital

1

Q782270 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FUNRIO
Com relação às etapas do fluxo de projeto, considere as afirmativas abaixo: I – Floorplanning é o processo de posicionar as células em locais apropriados dentro do chip. II – Na análise estática de tempo (STA), o projetista cria vetores de teste que são simulados utilizando a gate-level netlist para verificar os requisitos de tempo. III – Na etapa de floorplannig ocorre o planejamento das linhas de alimentação do chip. Está correto APENAS o que se afirma em:
- a) I.
- b) II.
- c) III.
- d) I e II.
- e) II e III.
Analisando...
Carregando informações...
2

Q782257 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FCC • TRF 2a • Técnico Judiciário
Sobre diodo retificador, é correto afirmar:
- a) No diodo de silício, a tensão reversa de ruptura é igual ou superior a 0,6 V.
- b) A tensão direta quando o diodo está em condução pode atingir valores superiores a 1 kV.
- c) Para o diodo entrar em condução, é necessário aplicar uma tensão direta superior a 13 V.
- d) Na polarização reversa, o diodo entra em condução normal apenas se a tensão aplicada for superior à especificação breakover voltage.
- e) O diodo conduz quando o potencial do anodo é, aproximadamente, 0,6 V acima do potencial do catodo.
Analisando...
Carregando informações...
3

Q782236 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FCC • TRF 2a • Técnico Judiciário
Uma carga indutiva de 100 kVA consome potência ativa de 75 kW. O seu fator de potência vale:
- a) 0,50.
- b) 0,60.
- c) 0,65.
- d) 0,75.
- e) 0,85.
Analisando...
Carregando informações...
4

Q782233 • Engenharia de Telecomunicações • Eletrônica analógica e digital • VUNESP • DCTA SP • Tecnologista Júnior
Sendo ë o comprimento de onda, uma volta inteira na Carta de Smith corresponde a
- a) 0,25 ë.
- b) 0,5 ë.
- c) 1,0 ë.
- d) 2,0 ë.
- e) 4,0 ë.
Analisando...
Carregando informações...
5

Q782217 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FCC • MPE PE • Técnico Ministerial
A informação binária 0101 é um código BCD-8421. O valor correspondente dessa informação na base 10 é
- a) 9
- b) 8
- c) 7
- d) 5
- e) 3
Analisando...
Carregando informações...
6

Q782214 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FUNRIO
Com relação às spare cells, pode-se afirmar que:
- a) São introduzidas somente no estágio de Back-End (projeto físico).
- b) São células posicionadas aleatoriamente tendo sua utilização possibilitada somente pelo processo de FIB (Focus Ion Beam).
- c) Permite pequenas correções no projeto do chip já fabricado, reduzindo os custos das máscaras.
- d) São utilizados apenas em ECOs (Engineering Change Order) para alterar as máscaras de dopagem.
- e) São células utilizadas para manter a coerência nas ligações das linhas de alimentação e terra.
Analisando...
Carregando informações...
7

Q782213 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FUNRIO
Sobre o efeito de registradores que são escritos por software sobre o testbench, podemos afirmar: I. O número de ciclos de simulação até se chegar a um ponto de falha pode ser muito grande. II. Os testbenches tem que considerar todos as variações possíveis de valores nesses registradores, se eles controlarem o comportamento do DUV. III. A integração de módulos programáveis por software devem ser testadas utilizando-se rotinas de teste de software.
- a) Somente I é verdadeiro.
- b) Somente II é verdadeiro.
- c) Somente III é verdadeiro.
- d) Somente I e II são verdadeiros.
- e) Todas as afirmativas acima são verdadeiras.
Analisando...
Carregando informações...
8

Q782209 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FCC • TRF 2a • Técnico Judiciário
A quantidade 47, em decimal, é representada na base binária em:
- a) 101110.
- b) 101111.
- c) 111001.
- d) 101010.
- e) 111100.
Analisando...
Carregando informações...
9

Q782208 • Engenharia de Telecomunicações • Eletrônica analógica e digital • CESPE CEBRASPE • STM • Técnico Judiciário
Julgue os itens a seguir acerca da identificação de problemas na cadeia de áudio.

A realimentação ou microfonia ocorre quando um sinal é capturado pelo microfone, amplificado e novamente capturado pelo microfone, dando início a um ciclo de captação e amplificação do mesmo sinal, constituindo, assim, o que se denomina loop. A amplitude desse sinal tem crescimento gradativo e é prejudicial a alto-falantes e circuitos eletrônicos.
- a) Certo
- b) Errado
Analisando...
Carregando informações...
10

Q782193 • Engenharia de Telecomunicações • Eletrônica analógica e digital • FCC • MPE PE • Técnico Ministerial
Caracterizam um FET as especificações:
- a) Baixa impedância de entrada e curva de transcondutância linear.
- b) Elevado ganho de tensão e terminais denominados porta, anodo e catodo.
- c) Elevada impedância de entrada e terminais denominados porta, fonte e dreno.
- d) Baixa impedância de saída e camadas de depleção nulas.
- e) Elevada impedância de entrada e tensão de pich-off nula.
Analisando...
Carregando informações...

Mais questões de Engenharia de Telecomunicações →

Considerando as etapas básicas do processo de fabricação CMOS (Complementary ...

Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS ch...

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Reportar erro em questao

Busca no Site