No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é: A) Reprojetar os núcleos para unificar as interfaces de teste. B) Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado. C) Colocar pontos de teste para possibilitar o acesso aos núcleos utilizados. D) Trazer para um conjunto de pinos externos a interface de teste de cada núcleo. E) Não existe estratégia para testar este tipo de sistema.

B) Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado.

Questões Engenharia Elétrica Eletrônica Analógica

No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e bloco...

Responda: No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é:

1Q788886 | Engenharia Elétrica, Eletrônica Analógica, FUNRIO

No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é:

✂️ a) Reprojetar os núcleos para unificar as interfaces de teste.
✂️ b) Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado.
✂️ c) Colocar pontos de teste para possibilitar o acesso aos núcleos utilizados.
✂️ d) Trazer para um conjunto de pinos externos a interface de teste de cada núcleo.
✂️ e) Não existe estratégia para testar este tipo de sistema.