Questões de Eletrônica analógica e digital com Gabarito (Comentado)

81Q782120 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a ser resolvido é o chamado “clock skew”. Dentro desse contexto, analise as asserções a seguir e assinale a opção correta: I - O “clock skew” ocorre devido à diferença de tamanho dos percursos que o sinal de clock percorre antes de alimentar as células lógicas de um circuito. II - Na realização das interconexões do sinal de clock de um projeto de um ASIC, podem ser inseridos buffers especiais controlando o atraso inserido em cada linha da árvore de clock.

✂️ a) As duas asserções são verdadeiras, e a segunda é uma solução correta para o problema apresentado na primeira.
✂️ b) As duas asserções são verdadeiras, mas a segunda não é uma solução correta para o problema apresentado na primeira.
✂️ c) A primeira asserção é uma proposição verdadeira, e a segunda é uma proposição falsa.
✂️ d) A primeira asserção é uma proposição falsa, e a segunda é uma proposição verdadeira.
✂️ e) Tanto a primeira como a segunda asserções são falsas.

83Q781695 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

I. Em verificação de caixa preta (“black-box verification”), a verificação funcional é realizada sem conhecimento da implementação do RTL. II. Em verificação de caixa branca (“white-box verification”), a verificação funcional é realizada tendo visibilidade completa do projeto digital implementado. Sobre as afirmações acima, pode-se dizer que:

✂️ a) Em verificação de caixa preta, observamos as entradas e saídas de todos os módulos da hierarquia do design.
✂️ b) Um testbench utilizando a metodologia de caixa branca pode ser reutilizado em uma implementação diferente do mesmo projeto.
✂️ c) Um contador problemático pode ser verificado sem aumento de risco utilizando a metodologia de caixa preta, mesmo que ele não seja facilmente controlável ou seus valores observáveis.
✂️ d) Uma metodologia de teste correta tenta sempre que possível utilizar a metodologia de caixa-preta, mas utilizando metodologia de caixa-branca em partes de risco maior.
✂️ e) Verificação de caixa branca deve ser utilizada se todos os testes para a validação funcional do projeto forem escritos durante a implementação do projeto.

86Q782031 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de entrada, o objetivo é garantir que a captura do sinal pelo chip seja feita no menor tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de entrada seja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?

✂️ a) create_clock –period 30 –waveform {0 15} CLK set_input_delay -max 23.0 -clock CLK {data_in} set_input_delay -min 0.0 -clock CLK {data_in}
✂️ b) create_clock –period 30 –waveform {0 15} CLK set_input_delay -max 7.0 -clock CLK {data_in} set_input_delay -min 0.0 -clock CLK {data_in}
✂️ c) create_clock –period 30 –waveform {0 7} CLK set_input_delay -max 15.0 -clock CLK {data_in} set_input_delay -min 7.0 -clock CLK {data_in}
✂️ d) create_clock –period 30 –waveform {0 15} CLK set_input_delay -max 7.0 -clock CLK {data_in} set_input_delay -min 23.0 -clock CLK {data_in}
✂️ e) create_clock –period 30 –waveform {0 7} CLK set_input_delay -max 15.0 -clock CLK {data_in} set_input_delay -min 0.0 -clock CLK {data_in}

95Q781797 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Em que consiste o efeito “Antenna” e como se pode eliminá-lo?

✂️ a) O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo diretamente polarizado entre este metal e o substrato para escoar a carga que venha a se acumular.
✂️ b) O efeito “Antenna” surge quando, em função do roteamento, duas áreas suficientemente grandes de metais 1 e 2 se sobrepõem, sendo que o metal 1 está ligado ao gate de um transistor. Nessa situação, o metal 2 atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por induzir carga suficiente no metal 1 para destruir o óxido de gate do transistor a ele ligado. Pode-se eliminar esse problema ligando um diodo diretamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular.
✂️ c) O efeito “Antenna” surge quando, em função do roteamento, duas áreas suficientemente grandes de metais 1 e 2 se sobrepõem, sendo que o metal 1 está ligado ao gate de um transistor. Nessa situação, o metal 2 atua como uma antena que, sob a ação de ondas eletromagnéticas presentes no ambiente, acaba por induzir carga suficiente no metal 1 para destruir o óxido de gate do transistor a ele ligado. Pode-se eliminar esse problema blindando a linha de metal 2, aterrando-a.
✂️ d) O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena durante o processo de fabricação e acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo reversamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular.
✂️ e) O efeito “Antenna” surge quando a área total do metal que conecta o gate de um transistor a outros pontos do circuito for excessiva. Nesses casos, tal metal atua como uma antena durante o processo de fabricação e acaba por acumular carga suficiente para destruir o óxido de gate desse transistor. Pode-se eliminar esse problema interrompendo linhas de metal muito extensas (fazendo uma conexão em outro nível de metalização), ou ligando-se um diodo diretamente polarizado entre esse metal e o substrato para escoar a carga que venha a se acumular.

Questões de Concursos Eletrônica analógica e digital

Resolva questões de Eletrônica analógica e digital comentadas com gabarito, online ou em PDF, revisando rapidamente e fixando o conteúdo de forma prática.

81Q782120 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

82Q781713 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

83Q781695 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

84Q781549 | Engenharia de Telecomunicações, Eletrônica Analógica e Digital, Agente de Telecomunicações, Polícia Federal, CESPE CEBRASPE

85Q782021 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

86Q782031 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

87Q781772 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Ministerial, MPE PE, FCC

88Q781884 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Tecnologista Júnior, DCTA SP, VUNESP

89Q781427 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Engenheiro Elétrico, ITAIPU Binacional, UFPR

90Q781886 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Engenheiro Elétrico, ITAIPU Binacional, UFPR

91Q781521 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

92Q782138 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

93Q782186 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

94Q781948 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Ministerial, MPE PE, FCC

95Q781797 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

96Q781873 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Engenheiro, Prefeitura de Vitória ES, CESPE CEBRASPE

97Q781423 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Ministerial, MPE PE, FCC

98Q781969 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

99Q781975 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Ministerial, MPE PE, FCC

100Q782208 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Judiciário, STM, CESPE CEBRASPE