Questões de Concursos

A arquitetura RISC (reduced instruction set computer) caracteriza-se por um conjunto de instruções relativamente mais simples que o conjunto disponível nos microprocessadores de uso geral. Em relação aos microcontroladores, de acordo com essa arquitetura, é mais vantajoso ter um hardware de controle mais simples, mesmo que isso implique operações elementares menos poderosas.

O computador hipotético Cesar é uma simplificação de uma das arquiteturas mais populares para processadores de pequeno porte, o PDP-11, que serviu de inspiração para o projeto de microprocessadores de 4, 8 e 16 bits. Portanto, algumas das características básicas de Cesar são:

No que tange às características, a quantidade de instruções que pode ser executada por um microprocessador depende diretamente do clock. Existe uma tecnologia, em que as instruções são executadas simultaneamente. Mesmo que o processador leve cinco ciclos de clock para executar cada instrução, podem existir cinco instruções simultâneas em diferentes estágios de execução. Por esta razão, a impressão que se tem é que cada instrução leva um ciclo de clock para ser realizada. Muitos processadores modernos possuem múltiplos decodificadores de instrução, que permitem múltiplos canais de execução de instruções. Dessa forma, mais de uma instrução é realizada durante cada ciclo de clock. Esta tecnologia é conhecida por

Considere:

I. O modelo QX6700 é, na verdade, um processador de quatro núcleos, apesar de ser chamado Core 2.

II. Existem dois tipos de Core 2 Extreme, sendo um de dois núcleos, o X6800, e outro de quatro núcleos, o QX860.

III. As placas com Socket LGA 775 suportam o Core 2 Quad.

Está correto o que se afirma em

Em relação à arquitetura, a CPU é representada pelo microprocessador, sendo responsável pela principal função dos microcomputadores, que é o processamento dos dados. Conceitualmente, a CPU é constituída de

A técnica implantada em um computador com arquitetura RISC (Reduced Instruction Set Computing) que permite que o hardware processe mais de uma instrução de cada vez e que não espere o término de uma instrução para executar outra é denominada