Questões de Concursos Eletrônica analógica e digital

Resolva questões de Eletrônica analógica e digital comentadas com gabarito, online ou em PDF, revisando rapidamente e fixando o conteúdo de forma prática.

Filtrar questões
💡 Caso não encontre resultados, diminua os filtros.

2Q781620 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Engenheiro de Telecomunicações, Metrô DF, IADES

Um amplificador operacional ideal responde apenas à diferença de sinal (v2 – v1), ou seja, quando os sinais são iguais, a saída é nula. Assinale alternativa que indica como é conhecida essa propriedade do amplificador operacional.
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

3Q782177 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Analista Judiciário, TJ SE, CESPE CEBRASPE

No que diz respeito aos controladores lógicos programáveis (CLPs), julgue os próximos itens. Inicialmente, a programação dos CLPs era realizada por meio da linguagem Assembly; posteriormente, essa linguagem foi substituída pelas linguagens de alto-nível, a exemplo das linguagens gráficas. Estas últimas permitem a construção de programas a partir de blocos básicos como flip-flops e contadores.
  1. ✂️
  2. ✂️

5Q781832 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico, DPE RS, FCC

A rede elétrica pode apresentar ruídos elétricos que podem interferir no funcionamento dos computadores ou até mesmo causar algum tipo de dano. O elemento específico para evitar esse problema, é o

  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

6Q781884 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Tecnologista Júnior, DCTA SP, VUNESP

Um circuito digital apresenta um contador BCD síncrono. Considere a seguinte sequência de contagem, com os valores expressos na notação binária:

0111 ? 1 000 ? 1 001 Na chegada de uma nova borda do sinal de relógio, o valor da contagem irá mudar para
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

7Q781896 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Atividades de Suporte, MC, CESPE CEBRASPE

Com relação à eletrônica analógica e à eletrônica digital, julgue os itens que se seguem.

O estado de um flip-flop se altera sempre que o sinal de clock estiver ativo e houver mudança na entrada de dados. No latch síncrono, o estado é alterado na transição do clock, desde que haja alteração na entrada de dados.

  1. ✂️
  2. ✂️

8Q781909 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico, DPE RS, FCC

Considere um ciclo completo de tensão fornecido por uma rede elétrica monofásica 110 Vrms/60 Hz. Transcorrido, do início, 1/4 de ciclo, a tensão instantânea de pico é, em V, aproximadamente,

  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

10Q781475 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Tecnologista Júnior, DCTA SP, VUNESP

A Rede Digital de Serviços Integrados (RDSI) em Faixa Estreita (FE) utiliza-se da rede metálica de assinantes. Para garantir a qualidade dos serviços da RDSI-FE, a resistência máxima, em Corrente Contínua, de enlace dos pares da rede metálica deve ser de

  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

11Q781573 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Uma forma de corrigir problemas de violação de hold pode ser o seguinte:
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

12Q781830 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Em um microprocessador, existem diversos tipos de endereçamento para acesso à memória de dados. Na instrução em assembly MOV AX , 2345h, em que AX é um registrador de 16 bits, o modo de endereçamento utilizado é
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

13Q781834 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

O que não deve ser randomizado em um testbench aleatório por restrições (constrained-random simulation)?
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

14Q781585 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Qual das seguintes tarefas não está diretamente relacionada com um testbench?
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

15Q781586 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Dado o seguinte trecho de código em System Verilog. ... rand bit [3:0] Instr; rand bit [3:0] ALU_OP; constraint todos_os_valores { (Instr != 4’d0) -> (ALU_OP == 4’d0); } Qual a probabilidade de se ter Instr == 4’d1 e ALU_OP == 4’d0?
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

16Q781849 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip. Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de saída, o objetivo é garantir que o sinal esteja estável pela maior tempo possível. Para um sistema com um período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de saída esteja obrigatoriamente estável por apenas 7ns (excetuando-se os tempos inerentes ao clock)?
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

17Q782105 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

18Q782106 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Em um código Verilog, considere as entradas a, b e c, respectivamente, com os valores 3’b111, 5’b1x001 e 3’b1zx. O valor de {a, b, c} é de
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️

19Q782107 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Judiciário Área Apoio Especializado Especialidade Telecomunicações e Eletricidade, STJ, CESPE CEBRASPE

Julgue os próximos itens, acerca de eletricidade e eletrônica analógica e digital.

As unidades de medida derivadas do Sistema Internacional de Unidades utilizadas para indutância e admitância são, respectivamente, H (henry) e S (siemens).

  1. ✂️
  2. ✂️

20Q781596 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Em uma declaração de um “covergroup”, a seguinte definição de “bins” foi encontrada. bins meus_bins [4] = { [1:10], 1, 4, 7}; Como os bins são distribuídos?
  1. ✂️
  2. ✂️
  3. ✂️
  4. ✂️
  5. ✂️
Utilizamos cookies e tecnologias semelhantes para aprimorar sua experiência de navegação. Política de Privacidade.