Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC

Q782120 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a ser resolvido é o chamado “clock skew”. Dentro desse contexto, analise as asserções a seguir e assinale a opção correta: I - O “clock skew” ocorre devido à diferença de tamanho dos percursos que o sinal de clock percorre antes de alimentar as células lógicas de um circuito. II - Na realização das interconexões do sinal de clock de um projeto de um ASIC, podem ser inseridos buffers especiais controlando o atraso inserido em cada linha da árvore de clock.

a) As duas asserções são verdadeiras, e a segunda é uma solução correta para o problema apresentado na primeira.
b) As duas asserções são verdadeiras, mas a segunda não é uma solução correta para o problema apresentado na primeira.
c) A primeira asserção é uma proposição verdadeira, e a segunda é uma proposição falsa.
d) A primeira asserção é uma proposição falsa, e a segunda é uma proposição verdadeira.
e) Tanto a primeira como a segunda asserções são falsas.

Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “A...

Responda: Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a se...

Q782120 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO