Questões de Concursos: Eletrônica analógica e digital

Prepare-se para a prova com questões de Eletrônica analógica e digital de Concursos Públicos! Milhares de questões resolvidas e comentadas com gabarito para praticar online ou baixar o PDF!

Filtrar questões
💡 Caso não encontre resultados, diminua os filtros.
Limpar filtros

41 Q781930 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Considere os seguintes efeitos: 1) Da variação da espessura do dielétrico entre as camadas de metal. 2) Decréscimo do yield. 3) Aumento das capacitâncias de acoplamento. 4) Degradação do desempenho (tempo). O metal fiel é uma técnica utilizada para reduzir quantos desses efeitos?

42 Q782010 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Sobre o IR Drop e as técnicas para a minimização do seu impacto, é correto afirmar o seguinte:

43 Q781557 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Engenheiro Elétrico, ITAIPU Binacional, UFPR

Com relação à construção de contadores digitais com base em flip-flops, considere as seguintes afirmativas: 1. Após o RESET foram aplicados sete pulsos à entrada de um contador BCD, o que o faz passar ao estado 0111. 2. Para implementar um contador binário capaz de contar até 3.999, são necessários 13 flip-flops JK. 3. A capacidade máxima de contagem para cinco contadores BCD ligados em cascata é de 99.999. 4. O estado de um contador binário com flip-flop JK muda quando a entrada CK vai de 1 para 0. 5. Um contador binário composto de três flip-flops JK é capaz de contar até o decimal 8 (oito). Assinale a alternativa correta.

46 Q782214 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Com relação às spare cells, pode-se afirmar que:

47 Q782270 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Com relação às etapas do fluxo de projeto, considere as afirmativas abaixo: I – Floorplanning é o processo de posicionar as células em locais apropriados dentro do chip. II – Na análise estática de tempo (STA), o projetista cria vetores de teste que são simulados utilizando a gate-level netlist para verificar os requisitos de tempo. III – Na etapa de floorplannig ocorre o planejamento das linhas de alimentação do chip. Está correto APENAS o que se afirma em:

48 Q781704 | Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO

Sobre cobertura de parâmetros de projeto em RTL parametrizável no nível mais alto, é correto afirmar.

49 Q781904 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico, Ministério da Defesa Comando da Aeronáutica, CESGRANRIO

O valor da capacitância de um capacitor de placas paralelas

50 Q781860 | Engenharia de Telecomunicações, Eletrônica analógica e digital, Técnico Judiciário, TJMA MA, IESES

Uma Unidade de Central de Processamento de um microprocessador deve possuir um conjunto de portas lógicas dedicadas que armazenam dígitos binários simples que são automaticamente "setados" ou "resetados" de acordo com o resultado das operações da Unidade Lógica Aritmética. Cada dígito binário destas portas lógicas dedicadas é chamado:

Utilizamos cookies e tecnologias semelhantes para aprimorar sua experiência de navegação. Política de Privacidade.