Para um determinado circuito integrado de sinais mistos (analógico e digital) VLSI, seu plano de teste prescreve de 10⁸ vetores de teste a serem aplicados para teste da parte digital. Para o teste dos blocos analógicos é gasto 3 segundos. Empregase um equipamento de teste com capacidade de aplicação de 50 Mega (50x10⁶) vetores de teste por segundo. O custo operacional do ATE (equipamento automático de teste) é de R$0,02 por segundo de uso. Estima-se que o yeild do processo de fabricação circuito integrado em questão é de 80%. Qual o custo estimado do teste por chip bom?

O que é um Vault, o que é uma VOB e o que é um repositório dentro do contexto das ferramentas de controle de versão utilizadas para o projeto de circuitos integrados?

Qual dos processos abaixo não é utilizado na fabricação de placas de circuito impresso com tecnologia SMT (Surface Mount Technology)?

O consumo de potência é uma parte critica no projeto de SoC (System-on-a-Chip), sendo um dos requisitos mais importantes de um chip. Sobre o consumo de potência, é correto afirmar o seguinte:

Quais são os arquivos de inicialização utilizados pelo “Design Framework II” fornecido pela Cadence e principal ferramenta utilizada no projeto de circuitos analógicos Virtuoso?

O processo de teste de circuitos integrados em uma linha de produção é um passo que consome grande parte do tempo de fabricação. Além disso, é fundamental para a qualidade dos circuitos produzidos. Várias técnicas foram desenvolvidas para permitir um melhor desempenho neste quesito. Quanto a estas técnicas, analise as seguintes sentenças: I) Um dos métodos para contornar alguns problemas encontrados na etapa de testes é o DFT (Design For Testing), aplicado ainda na fase de projeto do produto. II) No método DFT, o produto é projetado de forma que suas arquiteturas permitam um teste de parâmetros realizado em condições de fábrica em vez de testar sua forma real de operação. Em relação a estas sentenças, pode-se afirmar que:

Um engenheiro realizou alguns testes com um transistor MOSFET de canal N para tentar caracterizá-lo. Ele estudou a variação das tensões entre porta e fonte (V_GS), e entre dreno e fonte (V_DS). Sendo assim, analise as seguintes asserções feitas:

I) Para uma tensão V_GS fixa, acima da tensão de limiar (V_t), variando-se a tensão V_DS existe um valor desta última que faz com que o transistor entre na região de saturação.

II) Se V_DS = V_GS - V_t, a diferença de potencial entre porta e dreno fica igual à tensão de limiar (Vt), e o canal atinge sua largura máxima, ponto a partir do qual mudanças em V_DS têm pouco efeito sobre o valor de corrente entre fonte e dreno, e o transistor se diz saturado.

Com relação a estas assertivas, pode-se afirmar que:

A política de contingência, dentro do contexto de desenvolvimento de circuitos integrados, visa principalmente:

No contexto da implementação física de um circuito integrado afirma-se o que segue. I. O efeito de eletromigração (EM) é decorrente da alta densidade de corrente e alternância de temperatura nas linhas de interconexão sendo uma das causas de ruptura ou falha mecânica das mesmas. II. O emprego de bibliotecas de células com múltiplos Vt (tensões de limiar dos transistores) objetiva a redução da corrente de fuga (leakage) em geometrias com canal mais curto. III. Efeitos de interferência entre trilhas de roteamento têm impacto no incremento do atraso na linha afetado degradando a integridade do sinal.

Um inversor MOS foi construído com MOSFETs casados com tensão de limiar, V_t = 0,5V. Sabendo-se que a tensão de alimentação utilizada é V_DD = 5V, assinale a alternativa que apresenta o menor valor de tensão de entrada que será considerado como um nível lógico 1.

Um possível método de conexão entre um dispositivo semicondutor e um circuito externo consiste em realizar a conexão do primeiro diretamente ao segundo. Neste método, os terminais do chip recebem deposições de porções de solda, antes mesmo de sua separação do wafer. Posteriormente, o chip é virado com seus terminais sobre o circuito externo e a soldagem é realizada pelo derretimento da solda, normalmente através de ar quente. Tal método é conhecido como:

Visando a definição de um ambiente computacional otimizado para atender um centro de projetos de Circuitos Integrados de grande porte, qual seria o melhor critério para definir políticas de cotas de uso do disco?

Como é denominada a metodologia de projeto de circuitos integrados que partindo de uma descrição abstrata da operação do circuito, se utiliza de refinamentos sucessivos da descrição do circuito até que se obtenha uma descrição física do circuito?

Dentre os conjuntos de ferramentas de EDA/CAD abaixo, quais utilizam TCL como linguagem para sua automação e personalização?

Sobre a fabricação de um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”), pode-se afirmar que a seguinte etapa desse processo é dita auto-alinhada:

Um mecanismo de falha de inversores CMOS (Metal-Óxido-Semicondutor Complementar) caracteriza-se pela formação de um retificador controlado de silício (SCR) biestável a partir do acoplamento cruzado de transistores “npn” e “pnp” parasitas, desenvolvendo caminhos de baixa resistência entre o dreno e o corpo dos inversores que normalmente são aterrados. É, então, estabelecida uma malha de realimentação que faz circular uma corrente elevada entre o dreno e o corpo, resultando no desligamento da fonte de alimentação ou no derretimento dos terminais de alimentação. Tal mecanismo de falha denominase:

Qual das alternativas abaixo melhor ilustra o procedimento genérico de instalação de um PDK?

Avalie as assertivas a seguir sobre estruturas de teste para avaliação de processos de fabricação de circuitos integrados: I) Um exemplo de estrutura de inspeção visual é o conjunto de linhas. II) Para realização de testes com conjunto de linhas, são colocadas linhas nas direções x e y do wafer a ser testado. III) Os conjuntos de linhas podem ser feitos de forma que o período seja constante, mas a largura da linha seja diminuída; o período seja constante, mas a distância entre linhas seja diminuída; ou tanto linha quanto distância entre linhas são diminuídas alterando assim a periodicidade das linhas. Estão corretas as assertivas:

As conexões internas de um circuito integrado definem qual nível de empacotamento?

Durante o projeto e layout de uma placa de circuito impresso (PCI), alguns arquivos são gerados durante o processo. Ao finalizar o esquemático de um circuito, o programa de projeto gera um arquivo que contem informações acerca dos componentes, alguns de seus atributos e as conexões realizadas entre eles, ou seja, define como os componentes de um circuito se conectam. Este arquivo é conhecido como: